Блок удаления и восстановления постоянно просматривает буфер команд и ищет е из них которые уже исполнены и не имеют связи с другим командами или не находятся в ветвях незавершенных переходов. Когда такие команды найдены устройство удаления и восстановление помещает сформированные ими данные в память или регистры процессора в порядке заданном исходным алгоритмам. И только после этого команда удаляется из конвейера.
Таким образом реализация команд позволяет организовать наиболее оптимальное прохождение команд через устройство микропроцессора.
Пример в камне Pentium 2 и3 существует три потока команд.

СТРУКТУРНАЯ СХЕМА МИКРОПРОЦЕССОРА.
ОСНОВНЫЕ БЛОКИ.
Состоит из след. подсистем.
1. Подсистема памяти.
Системной шины. Кэша второго уровня (L2), устройства шинного интерфейса. КЭШ Уровня 1(L1) а также устройство связи с памятью и буфера переупорядочивания запросов к памяти.
2. Устройство выборки и декодирования.
Это устройство включает в себя устройство выборки инструкций. Буфер предсказания переходов декодер инструкций. Блок микропрограммного управления, табл. регистровых алиасов.
3. Буфер команд.
Содержит команды переупорядоченные для оптимальной загрузки конвейера
4. Буфер команд содержит команды переупорядоченные для оптимальной загрузки конвейера
5.устройство диспетчеризации или исполнения.
Содержит буфер микро операций готовых к исполнению. А также пять исполнительных устройств. Два из них для исполнения целочисленных операций два с плавающей точкой устройство связи с памятью.

Структурная схема
Более подробно.
1.Подсистема памяти для процов. типа P6 (пень 2 и 3) состоит из ОП: L1 и L2 устройство шинного интерфейса обращается через внешнюю системную шину. Эта 64-разрядная шина ориентирована на обработку запросов. Пока устройство шинного интерфейса ожидает ответе на один запрос возможно формирование доп. Запросов обслуживающихся в порядке поступления. Считываемые по запросу данные помещаются в L2 т.е микропроц посредством устройства шинного интерфейса(УШИ) читает команды и данные из КЭШа второго уровня через 64-х разрядную шину КЭШа. Также ориентированные на обработку запросов и работает на тактовой частоте процессора. Доступ к КЭШу первого уровня осуществляется через внутренние шины на тактовой частоте микропроцессора. Синхронная работа с L1 и L2 одновременно осуществляется по спец. Протоколу.
Запросы на операнды(данные участвующие в реализации команды) из памяти от команд в исп встройстве микропроцессора. обеспечиваются по средством устройства связи с памятью и буфера переупорядочивания. Оба устройства включены для бесперебойного снабжения исп команд данными. Буфер перупоряд. Запросов отслеживает все запоры и выполняет функцию планирующего устройства.
Если нужные для очередной операции данные L1 то буфер автоматически передает информацию о неудачном обращении к данным к L2. Если в L2 нет таки данных буфер заставляет УШИ искать в ОП.
2. Устройство выборки и декодирования.
Читает поток команд из L1 и декодирует их в последовательность микроопераций (пока он еще соответствует последовательности исходных команд) поступает в буфер команд. Устройство выборки извлекает 1 32-х байтную строку КЭШа команд за такт и передает ее в декодер. устройство выборки вычисляет указатель на след команду подлежащюю выборке на основании информации из таблицы меток перехода в состоянии прерывания или исключения. И сообщение от исполнительного целочисленного устройства об ошибке в предсказании метки перехода..
.
*************************
*************************
ЛЕКЦИЯ№2
Считываемые по запросу данные помещаются в кэш второго уровня. Микропроцессор посредством шинного интерфейса взаимодействует с L2 ч/з 64-х разрядную шину КЭШа и работает на тактовой частот процессора, доступ к L1 осуществляется ч/з внутренние шины на тактовой частоте микропроцессора. Синхронная работа осуществляется ч/з спец протокол. Запросы на операнды из памяти от команд микропроцессора обеспечиваются посредством устройства связью с памятью и буфера переупорядочивания запросов памяти. Буфер переупорядочивания отслеживает, все запросы операндов памяти и выполняет функцию планирующего устройства. Изначально выполняется запрос к L1 если там ни хуя нет то к L2. В случае если нужные данные отсутствуют и там, то буфер переупорядочивания автоматически адресует запрос к ОП.
Устройство выборки и декодирования.
Устройство выборки и декодирования. Читает поток из L1 и декодирует их в поток микрооперации. Поток микро операции пока он еще соответствует потоку исходных команд, поступает в буфер команд.
Устройство выборки извлекает 1 32-х байтную строку за такт и передает её в декодер. Устройство выборки вычисляет указатель на следующую команду, подлежащую выборки на основании информации: из таблиц метки перехода, состояния прерывания исключения или сообщения от исполнительного целочисленного исполнительного устройства.
Предсказание метки перехода идет по спец алгоритму. В основе лежит работа с таблицами меток переходов, кот содержит в себе информацию о предыдущих переходах. Когда очередная команда является командой перехода, то находящ. В ней адрес перехода сравнивается с уже находящимися адресами. Если такого адреса нет- выборка команд из памяти продолжается дальше до тех пор пока не будет выполнена команда перехода. В результате её исполнения будет подтверждена правильность перехода или наоборот. Это будет в случае если следующая команда соответствует условию перехода. Если этот ебаный адрес уже есть в этой таблице, то на его основе устройство выборки формирует адрес следующей команды подлежащей выборке . Аналогично правильности выборки этой команды будет известно после исполнения команды перехода Исполнительным устройством если этот переход был неверным то конвейер будет сброшен и загружен заново, в соответствии с адресом перехода.
Команды выбираются на конвейер устройством выборки команд кот состоит из параллельно работаающ.3-х декодеров(см рис 2.1).
Декодеры преобразуют команды процессора в микрооперации.
микрооперации Представляют собой примитивные команды которыеисполяются5-ю исполнительными устройствами микропроцессора работающие параллельно.
Многие машинные команды преобразуются в микрооперации это делает простой декодер. А некоторые машинные команды преобразуются в последовательность2-4 микроопераций это делает сложный декодер.
Инфа о последовательности реализаций содержится в блоке микропрограммного управления. После того как команды разбиты на микрооперации порядок их исполнения трудно предсказать, тем более могут появиться глюки с регистром эту хуйню зовут «проблема ложной взаимозависимостей» и решается путем переименования регистров. Основой этого механизма составляет набор из 40 внутренних универс регистров которые исп в реальных вычислениях исполнит устройством. Универсальные регистры могут работать как с целыми так и со значение с плавающей точкой. Инфа о действительных именах регистра процессора их внутренних именах помещается в таблицу регистровых алиасов.
В заключении процесса декодирования устройство управления регистровых алиасов добавляет к микро операциям биты состояния и флаги что бы подготовить их к неупорядоченному исполнению.
После чего посылает их в буфер переупорядоченных команд. Нужно
заметить что теперь порядок их следования не соответствует порядку следования команд в исходной.
Буфер упорядоченных команд
массив ассоцативной памяти представляет собой кольцевую структуру,элементы кот содержат два типа микро опреаций: Недовыполненные, ожидающие очереди устройство диспетчеризации. И исполнения может выбирать операции их этого буфера в любом порядке.
Устройство диспетчеризации и исполнения
Устройство диспетчеризации и исполнения планирует и исполняет неупорядоченную последовательность микроопераций, но оно не занимается непосредственной выборкой команд тк. там могут быть неготовые к исполнению микрооперации. Этим занимается устройство управляющие спец буфером – буфером команд готовых к исполнению. Это само устройство постоянно сканирует буфер переупорядоченных команд на предмет готовых к исполнению микроопераций. После нахождения таких это устройство посылаемых со ответствующим устройством если они не заняты. Результаты исполнения возвращаются в буфер переупорядоченных команд. И сохраняются там до тех пор не будут удалены устройством удаления и восстановления. Подобная схема зовётся принципом неупорядоченного выполнения. При котором микро операции посылаются исп. Устройством независимо от схемы исходного расположения. Если готовы две операции одного типа.
Блок удаления и восстановления
Его задача возврат вычислительного процесса в рамки исходной последовательности команд.
Для этого он постоянно сканирует буфер на предмет исполненных микроопераций. Такие микрооперации удаляются на х… Восстанавливаются в порядке соответствующем порядку исходной программы с учетом прерываний, исключений, точек прерывания и переходов . При восстановлении команд блок удаления и восстановления записывает результаты в ОП. И регистры процессора.

ПРОЦЕЕСОР
Любая выполняющяяся программа получает определенное количество ресурсов камня. Эти ресурсы необходимы для хранения и исполнения в памяти команд и микро процессора.
Программная модель микропроцессора составляет.
1. пространство адресуемой памяти.
Для P-3 2*10^38 байт.
2. набор регистров для хранения данных общего назначения. Набор сегментных регистров набор регистров состояния и управления.
3. набор регистров и устройство вычисления с плавающей точкой. Набор регистров целочисленного MMX расширения отображенных на регистре сопроцессора. Впервые появились на Пентиум 3 тема вычисления с плавающей точкой. Программный стек – специальная информационная структура, работа с которой предусмотрена на уровне машинных команд.
• Пользовательские регистры.(общее назначение)
• Сегментные регистры( используются для хранения сегментов в памяти)
• Регистры сопроцессора(для прог. использующих вычисления с плавающей точкой)
• Регистры состояния и управления.( содержат информацию о состоянии микропроцессора и позволяют изменить его)
• Системные регистры(для поддержания различных режимов работы сервисной функции, а так же регистры спец функции микропроцессора)

Пользовательские регистры(32 разряда делятся на старшие и младшие разряды , но для совместимости сохраняет структуру микропроцессора предыдущих версий)
Используются для хранения операндов логических и арифметических операций указатель на ячейки памяти.
Делиться пополам причем к старшей части доступа нет.
Однако имеется доступ к младшей части(AX) разбит на два байта старший и младший Ah и Al.
Регистр EAX ДЕЛИТЬСЯ на Ax(ah,al) зовется Аккумулятором применяется для хранения промежуточных данных. В некоторых командах использование этого регистра обязательно
Базовый регистр(EBX)
Применяется для хранения базового адреса и некоторого объекта в памяти.
ECX
Countг регистр счетчик-В командах с повторяющимися действиями. Его использование зачастую не явно и скрыто в алгоритме соответствующей команды.
EDX-регистр регистр данных хранит промежуточные данные. В нек. Командах его использование обязательно.
«индекс источник/.приемник» ESL/EDL – используется для поддержки цепочечных операций.
ESi- индекс источника содержит в цепочечных операциях адрес.
В архитектуре микропроцессора поддерживается такая структура данных, как стек ( элемент записанный туда выбирается из него последним)
ESP(sp) содержит указатель вершины стека в текущем сегменте стека.
EBp(bp) регистр указателя базы кадра стека, предназначен для произвольного доступа к данным внутри стека.

Вот вобщем так. Ждите свежие лекции.

Добавлено (2007-04-03, 11:52 Am)
---------------------------------------------
Структура Delphi
If <логическое условие> then <оператор>
ELSE <оператор>
Begin
<Группа операторов>
End
Пример

IF (x>0) then
A:=2 – исполняется по умолчанию True
B:=3- исполняется по умолчанию false
C:= 5- исполняется по умолчанию false

IF (x>0) then
Begin
A:=2 – исполняется по умолчанию True
B:=3- исполняется по умолчанию True
C:= 5- исполняется по умолчанию True
end
****************************************************
While <условие> do <оператор>
Исполняется до тех пор пока не достигнет <условие>
****************************************************
For <переменная-селектор> : = <конечное значение>
Downto< начальное значенипе>
***************************************************
Repeat
Оператор 1
Оператор2
Until <условие>
Исполняется пока переменная ложна
***************************************************
как объявлять переменные
VAR < объявление переменной>
VAR <переменная>:array { Типы данных}